AI热榜 一枚先进制程芯片从设计、验证，到流片、制造，需要经过上百个环节。
其中电源签核（Sign-off）是设计流程最后的、也最重要的一环，相当于建造一栋大楼时对全楼供电系统进行竣工验收。
具体来说，电源核签是通过对电源网络的上亿个节点进行整体分析，测试供电网络的功耗、电压降与电迁移等表现，从而决定芯片能否顺利进入量产流片。
一旦结果出错，不仅导致芯片性能不达标，甚至会造成流片失败。
由于芯片电源网络是由大量金属线组成的互联结构，因此电源签核时必须将其作为一个整体进行分析，“相当于求解一个维度高达数亿的稀疏矩阵方程，完成一次需要大量时间。
”「芯晓科技」总经理谢卓解释道。
而随着芯片工艺制程不断缩小，晶体管数量指数级增加，电源核签的周期被进一步不断拉长，一次完整的电源签核往往需要几周时间之久。
如果分析结果不理想，设计工程师还需要根据反馈修改版图，再重复一轮电源签核。
针对这一行业痛点，芯晓科技运用分布式矩阵求解技术，打破电源核签效率制约芯片交付周期瓶颈。
公司推出的首款数字电源签核工具“IcPower”，支持7nm等先进工艺，能满足百亿门级芯片电源，在典型测试用例中速度是国外大厂工具的4.5-8.5倍，目前已在国内多家芯片厂商的芯片设计环节投入使用。
1.采用分布式求解技术，提高电源核签效率3-10倍 谢卓在创办芯晓科技以前，曾任国际知名EDA厂商Cadence电源完整性分析工具Voltus的中国技术团队负责人。
据他介绍，分布式求解的核心技术思路，来源于计算数学领域的“区域分解法”，通过将电源核签的巨大矩阵拆分为许多可以高效计算的小矩阵，用多台计算机并行运算，从而缩短整体求解时间，每个分析工具在求解大规模问题时候都会采用类似方法，但难点在于各个工具求解的效率会参差不齐。
谢卓表示，难点同时集中在算法和工程两方面。
一是要切得“科学”，也就是针对电源网络稀疏矩阵的特性，采用基于图论的智能区域分解算法，将百亿级的全局矩阵科学地切分为多个子矩阵，最小化子矩阵间的边界耦合。
🔗 原始来源
如果你要核对细节，可以再看原文： 36氪原文链接